- 제목
- 온칩 활성화 함수가 구현된 아날로그 신호 전달 기반의 멀티 레이어 연산 회로
- 출원인
- 연세대학교 산학협력단
- 공고일
- 2021.03.08
- 출원일
- 2019.10.14
- 게시글 내용
-
본 실시예들은 곱셈 및 덧셈을 수행하는 복수의 연산 영역으로 구분된 연산 메모리를 포함하고, 복수의 연산 영역은 학습 네트워크의 레이어로 동작하고, 아날로그 버퍼가 복수의 연산 영역에 연결되어 데이터를 하나의 연산 영역에서 다른 연산 영역으로 전송함으로써, 학습 네트워크의 레이어 간에 데이터 전송 시간을 최소화할 수 있는 멀티 레이어 연산 회로를 제공한다.
- 첨부
- 공고전문PDF
- 자료출처 : KIPRIS (https://www.kipris.or.kr)
- 키워드(검색어)별, 발명자별 특허(기술), 공개특허 한정 검색 가능
- 연구분야별 비공개 특허(기술)은 지식재산권 담당자 별도 문의
- 지식재산권 담당자
- 관련 문의처
보유특허 검색 페이지 및 담당자 정보 안내 특허 출원인 (권리자) 전담부서 연락처 연세대학교 산학협력단 본교 산학협력단 지식재산팀 지식재산팀 양지혜 팀장
(02-2123-5138 / jh.yan@yonsei.ac.kr)연세대학교 원주산학협력단 원주산학협력단 기술경영팀 기술경영팀 오정환 팀장
(033-760-5251 ~ 5252 / WJDGHKSA@yonsei.ac.kr)