정적 랜덤 액세스 메모리의 메모리 셀 어레이는 상부 및 하부 메모리 셀 어레이들을 포함한다. 상부 메모리 셀 어레이에 포함되는 제1 상부 메모리 셀은, 전원 전압 및 제1 중간 노드 사이에 연결되고, 제1 상부 워드 라인, 제1 상부 비트 라인 및 제1 상부 반전 비트 라인과 연결된다. 하부 메모리 셀 어레이에 포함되고 제1 상부 메모리 셀과 한 쌍을 이루어 동작하는 제1 하부 메모리 셀은, 제1 중간 노드 및 접지 전압 사이에 연결되고, 제1 하부 워드 라인, 제1 하부 비트 라인 및 제1 하부 반전 비트 라인과 연결된다. 제1 상부 메모리 셀 및 제1 하부 메모리 셀에 대한 기입/독출 동작이 미수행되는 경우에, 제1 상부 비트 라인, 제1 상부 반전 비트 라인, 제1 하부 비트 라인 및 제1 하부 반전 비트 라인 모두는 제1 중간 노드와 전기적으로 연결된다.